# 7nm SALELE 材料链与尺寸推导

## 结论

对“先CutB、再PA与TiO₂侧墙、再CutA与LTO、最后PB和硬掩膜转移”的流程，前半段可以建立有公开工艺模块支持的候选模型：**SOC先填入PA槽，CutA定义局部开窗，LTO填入窗口并清除顶部余膜，再去除剩余SOC，留下局部LTO阻挡块。** 这一模型补上了SOC从哪里来、LTO为何只留在Cut位置、CutA为何需要对准PA三个缺口。公开申请US20230335447A1的步骤21–24直接描述SOC开窗、LTO填充、LTO回刻、去碳，但原文是栅间M0制造，不能当作这套SALELE的现场流程证明。[^1]

尺寸上，已知PA的spacer前开口为47 nm、每侧有效TiO₂厚度13.5 nm，在同一横截面且两侧均有效的模型中，PA剩余开口为20 nm。**这不是PB最终20 nm的证明。** 若PA重复周期为80 nm、相邻PA开口47 nm，则它们之间原始硅区宽33 nm；一个40 nm的PB光刻窗口覆盖该区，在理想选择性刻蚀模型里首先得到的是33 nm模板宽，而非自动变成20 nm。

后半段仍不能被唯一重建。特别是“blank etch停OX”的被刻材料、PB图形存储在哪一层、后段CutB曝光与前段拆板曝光之间的关系，均没有足够信息。可以给出成立条件和排除错误链条，但不应编造负13 nm刻蚀偏差、膜厚、气体配方或所谓安全间距。

## 1. 参数与证据等级

全文采用三类标记：**输入确认**是本工艺案例提供的数值或顺序，不代表公开发表；**文献事实**是公开论文或专利实际披露的模块；**条件推导**是将明确前提代入几何或材料连续性约束后的结论。专利实施例属于可引用的技术披露，不等于量产良率或现场recipe验证。

| 项目 | 本案例参数 | 当前口径 |
| --- | --- | --- |
| M0最终pitch | P40 | 输入确认；不等于所有线宽与间距都为20 nm |
| PA单色光刻 | 开口40 nm、space 40 nm | 前文输入；理想等周期模型中PA周期80 nm |
| PA刻蚀 | A-Si，停OX；开口47 nm | spacer前开口；不是硅实体线宽 |
| TiO₂侧墙 | 每侧13.5 nm | 有效侧墙厚度；不直接等于ALD标称膜厚或循环数 |
| 初始CutB | ADI开口45 nm，刻蚀后开口18 nm | 已确认；测量方向与存储材料未给出 |
| PB光刻 | 40 nm | 前文输入；未确认每个下层转移面的CD |
| CutA | PA与spacer后，接LTO沉积、SOC刻蚀停OX | CutA的直接被刻材料未确认 |
| 后段CutB | 有曝光；Si刻蚀停OX | 不得写成“CutB无曝光”；不能由一句确认推定新增第几张mask |
| 明确终点 | TiN HM刻蚀停SiOC | 本文不擅自追加介质刻蚀与金属填充为已确认工序 |

“M1PA、M1CA、M1CB_A/B”等保留为现场标签，不据其字面把目标层从M0改成M1。两个CutB拆板也不能直接视为两个不同物理材料。

## 2. 文献之间的适用关系

| 来源 | 可支持的关键事实 | 不能据此认定的内容 |
| --- | --- | --- |
| 华力，US20230335447A1，步骤21–24 | SOC填槽、局部去碳、LTO填充与回刻、去除剩余SOC | 本例的PA/PB顺序、TiO₂尺寸与TiN栈 |
| imec，US10770295B2，Fig.7–10、16–21 | 氧化物/TiOx侧墙、SOC类光刻/阻挡层、第二图形向下转移 | 本例的LTO CutA模块、P40参数 |
| IBM，US11239077B2，Fig.3相关替代实施例、Fig.9–13 | OPL保护下形成局部填充plug；后续spacer回刻与硬掩膜转移 | 每次Spacer Etch都去掉全部侧墙；与本例一一对应 |
| SMIC，US10991596B2，Fig.14–21及停刻层114说明 | SOC保护层、TiOx侧墙、先开硅槽，再打开停刻层并转移硬掩膜 | 本例blank etch的材料；固定PB=20 nm |
| TSMC，US11521857B2，Fig.4–11、13–20 | 先存Cut图形、spacer形成局部阻挡、第二开口刻蚀转移 | CutA在PA后且采用本例LTO/SOC模块 |
| Anunciado等，SPIE 122920J，§2.1、Fig.1–2 | 第二次光刻的较宽窗口经侧墙约束向SiN/TiN转移 | EUV P21流程就是7nm P40现场流程 |

这些来源描述了多种不同集成路线。本文仅在模块层面建立对应，不将某篇的硅层、另一篇的SiN存储层和第三篇的LTO填充拼成一条“已证实的完整POR”。[^1][^2][^3][^4][^5][^6]

## 3. Spacer形成与20 nm PA开口

### 3.1 沉积不等于已经可以向下转移

共形沉积会覆盖侧壁，也覆盖顶部和槽底。各向异性回刻的目的通常是清除水平面膜，同时保留侧壁材料；只有指定槽底已经打开，下面的停刻层才成为暴露的表面。imec的Fig.7明确披露这种沉积与回刻组合，也列出TiOx作为侧墙材料候选。[^2]

13.5 nm应放在“有效横向侧墙厚度”这个参数上。实际沉积膜厚、侧墙顶部厚度、底部footing及后续刻蚀后的剩余厚度可能不同，不能用13.5 nm直接反推设备沉积循环数。动画应先显示连续包覆膜，再显示指定水平区域被打开；不能在沉积完成的同一瞬间把槽底膜无说明地消失。

### 3.2 PA的尺寸计算

设spacer前同一高度的开口为 `A=47`，左、右有效侧墙分别为 `tL=tR=13.5`，单位均为nm：

`W_A = A − tL − tR = 20`

若将刻蚀增宽视为左右对称，PA ADI40到A-Si47的总开口增宽是7 nm，每边外移3.5 nm。对称性是计算前提，并不是两条边分别量测后的事实。

侧墙不对称还会改变槽中心。以原PA开口中心为零，剩余槽的左右边分别为 `−A/2+tL` 与 `A/2−tR`，所以中心偏移为 `(tL−tR)/2`。因此CutA对准PA光刻中心，不一定等于对准实际侧墙间槽的中心。

对于误差预算，应使用 `ΔW_A=ΔA−ΔtL−ΔtR`。若三个量相关，方差必须包括协方差，不能默认全部独立后直接平方相加。这个计算仍只约束当前参考层；向TiN转移的侧向偏差另记。

### 3.3 两次“Spacer”相关步骤的解释边界

在“Self Align Spacer 13.5 nm”之后又出现“Spacer Etch”，至少存在以下区分：前者是几何成形模块，后者是局部修整或清底；或者前者表示共形膜已沉积，主要水平清除在后段完成。公开流程确有不同回刻安排，IBM Fig.11也明确说明通过spacer回刻露出mandrel及硬掩膜表面。[^3]

但本案例还有一个更强的约束：如果CutA后的SOC刻蚀**真的停到OX表面**，则那个位置不能仍有连续TiO₂底膜隔在SOC与OX之间。因此，早期必须已清底，或CutA/SOC模块还包含局部TiO₂开底。若底膜一直留到后段Spacer Etch，则早期SOC的直接停刻表面应另行命名，不能仍不加说明地画作OX。

“全部去掉TiO₂”也不能作为默认解释。如果PB尚未把自对准边界存入另一层，移除侧墙会丢失其横向约束。

## 4. CutA、SOC与LTO的优先候选模型

### 4.1 六个材料状态

| 状态 | 材料发生什么变化 | 图形由谁保存 | 本案例的证据身份 |
| --- | --- | --- | --- |
| ① SOC填槽 | 在已形成的PA槽中填入SOC，并提供上方可光刻表面 | A-Si/TiO₂保存PA；SOC是临时填料 | 引入时点为推导 |
| ② CutA开窗 | 光刻定义Cut位置，局部去除窗口下SOC | 光刻/转移层定义位置，PA槽边界限制可达区域 | CutA Photo/Etch已给定；刻SOC为候选 |
| ③ LTO填充 | LTO进入去碳后的局部空腔，也可能覆盖上表面 | 被填空腔的形状转成LTO实体 | LTO沉积已给定；局部填窗角色为推导 |
| ④ 清顶部余膜 | 清除覆盖SOC顶部的多余LTO，留下槽内填充物 | 局部LTO实体 | 候选模型的必要补项，不指定必为CMP |
| ⑤ 去除剩余SOC | 释放未被LTO填占的PA槽段，露出目标停刻面 | A-Si/TiO₂/LTO | SOC刻蚀停OX已给定；选择性保留为模型条件 |
| ⑥ Cut阻挡生效 | 后续转移时，槽内LTO阻止该局部向下开槽 | LTO阻挡块及其他保留掩膜 | 后续用途为推导，需核对抗蚀余量 |

这是一种开口转为实体阻挡块的局部反转图形。最直观的理解是：先用可去除的填料占住槽；在要断线的位置挖出一段；换成能抗后续刻蚀的材料；最后清除临时填料。其结果不是立即切断一条已经存在的金属线，而是在未来沟槽图形中保留一段不被打开的位置。

此处的“完整切断”要求LTO在有效深度内覆盖整个待转移槽宽，同时其沿线方向长度满足断口需求。若只在槽中心放一个过窄的小块，旁边仍可能留下两条窄缝，后续转移产生绕过阻挡的连接。

### 4.2 为什么要补入SOC涂覆与LTO顶部清除

没有前置SOC引入，后续“Etch SOC”就没有被刻对象。没有顶部余膜清除，如果LTO连续封住SOC表面，后续去碳路径也没有被交代。华力原文不仅写“LTO Dep”，还明确写到沉积后刻除槽外LTO，因而支持将这个动作列为候选流程中的显式子步骤。[^1]

原始工序清单可能把涂覆、烘烤、反射控制层或余膜去除合并在机台模块名称里。理论模型可以指出这些动作必须具备什么功能，不能由此指定未披露的膜厚、烘烤温度或清洗配方。

### 4.3 一个替代模型及其限制

IBM还披露了在OPL保护下露出mandrel、刻蚀mandrel局部、用玻璃类材料回填并去除OPL留下plug的方案。它说明“Cut Photo/Etch”也可能直接作用于硅实体，而不只是刻SOC。[^3]

不过本案例47 nm已经明确是PA开口；若CutA要求落在这个既有开口中，优先解释为在开口内组织SOC/LTO，比把CutA直接指定为切同位置的完整硅实体更符合当前几何定义。替代模型仍可保留，但需要另一张材料截面说明硅实际在哪里，不能只因工序名称相似就切换极性。

## 5. CutA居中与覆盖条件

取x为垂直线方向，y为沿线方向，z为深度。`W_A`是x向PA槽宽，`C_x`是CutA在实际作用平面的有效x向覆盖宽度，`δx`是相对于真实PA槽中心的偏移。

在矩形、直壁模型中，完整覆盖至少满足：

`C_x / 2 − |δx| ≥ W_A / 2 + q`

其中q是要求额外保留的单边覆盖量。若忽略误差与额外覆盖量，`C_x≥W_A`只是几何下限；不能将等号当成工艺安全。还要检查圆角、槽底残留、局部CDU、LTO蚀损与侧墙中心漂移。

若相邻PB区域在该步骤也会受到损伤，则还需要避免误碰。设最近PB中心到PA中心的距离为D、当时PB易受损区域宽度为W_B，保留距离为k，则对左右邻居采取保守对称约束：

`C_x / 2 + |δx| ≤ D − W_B / 2 − k`

两条不等式分别检验“切够”和“没有切到邻居”。若PB当时被另一种具有足够选择性的材料保护，第二条不等式的适用区域与k必须调整，不能直接套最终金属版图。

CutB的18 nm不应自动代入这里的 `C_x`。它可能是沿线方向的断口CD，也可能量测于另一材料层；两个Cut模块的数字只有在方向、极性、量测平面一致时才可比较。

## 6. 初始CutB 45→18 nm与spacer的关系

45到18的总开口收缩是27 nm。若假设左右等量，等效单边收缩是13.5 nm，数值恰好与后来的TiO₂有效侧墙厚度相同。**相同数字不是同一工艺原因的证据。** 按给定顺序，初始CutB刻蚀已经完成后才进行PA和TiO₂沉积，因此不能说后一次沉积导致了之前量测的18 nm。

另一个值得保留的候选是：如果18 nm CutB开口被保存到后续TiO₂可接触的窄沟中，来自相对两壁的共形膜可能把它封闭。理想直壁截面中，封闭门槛为 `2t≥C`；代入 `C=18`，门槛为每侧9 nm，13.5 nm超过该几何门槛。TSMC的cut-first方案确有spacer填充预先Cut开口、形成阻挡的机制。[^5]

这项推导只适用于相同方向上相向生长的两壁，且假设该窄开口确实一直保留并能被沉积覆盖。它不证明无空洞、不证明膜顶部回刻后仍能封闭，也不等于9 nm的可消费刻蚀余量。当前不把本案例18 nm开口已被TiO₂填实写作确认事实。

## 7. PB为何是向下转移，而不是“凭空挤出20 nm”

### 7.1 宽光刻窗口与窄转移槽是不同层的图形

PB光刻窗口可以覆盖一段spacer，但spacer是一种实体抗蚀边界。理想情况下，允许被刻的区域是“PB窗口允许的区域”与“模板中可被当前化学选择性去除的区域”的交集。刻蚀是在这些区域沿z方向向下推进；并不是把40 nm光刻图形整体挤成20 nm。

SPIE的P21 eSALELE实例中，第二次光刻约23 nm的图形经侧墙约束，将约12 nm槽转入SiN，再向TiN与介质转移。这证明“第二次光刻CD不等于下层CD”的机制，但不能把23→12按比例替换成本例40→20。其a-Si移除与block顺序也不同。[^6]

### 7.2 对本例给定尺寸的可检验反例

![PA与PB的条件横截面尺寸模型](/downloads/7nm/pa-pb-dimensions.png)

图1：横向按数值比例绘制；下方膜序为条件示意，膜厚未知。此图检验尺寸关系，不代表PB后的实测截面。

在连续、等周期、直壁且尚无额外trim的模型中，PA周期80 nm，PA原开口47 nm，侧墙向这个开口内部生长。一个周期内的分配为：

`PA空槽20 + 侧墙13.5 + 原硅区33 + 侧墙13.5 = 80 nm`

取PA中心为0、下一PA中心为80，则左槽右边界为10，左槽右spacer占10至23.5，原硅区占23.5至56.5，下一spacer占56.5至70。PB光刻窗口中心为40、宽40，则窗口占20至60，覆盖原硅区两边各3.5 nm。

若PB工序仅选择性去掉该原硅区并保留两侧TiO₂，所形成的槽宽为33 nm，而不是20 nm。得到这个反例并非认定现场PB最终一定33 nm，而是说明**仅凭现有尺寸，20 nm的PB没有被唯一推出**。

若最终PB确为20 nm，必须额外存在可量测的约束，例如另一参考高度的窄模板、PB转移层中的开口收缩、特定侧向刻蚀轮廓或尚未记载的反转/trim步骤。只有确定是哪一种机制，才可把相应几何写入动画；不能为了让数字闭合而直接填入总收缩13 nm。

P40只表示相邻线中心的pitch，不要求每一条线都20 nm。A=20、B=33、两侧间隔各13.5的交替图形，其相邻中心距仍可为40 nm。这也是不能从节点或pitch名称直接反推PB CD的原因。

### 7.3 PA ADI到PB design的space

若两中心的设计距离为D，比较的是PA ADI开口宽 `W_PA_ADI` 与PB design宽 `W_PB_design`，纯几何边间距是：

`S_geom = D − W_PA_ADI/2 − W_PB_design/2`

在D=40、PA ADI=40的示例中，PB design若为40，结果为0；若为20，结果为10 nm。它们都是名义坐标关系，不是安全规则。PB Photo40也不应自动替代PB最终design宽度。

上面的3.5 nm同样只是“PB40窗口完整覆盖33 nm模板”的理想单边余量，没有扣除套刻、CDU、刻蚀偏差或spacer侵蚀。因此不能回答“卡3.5 nm就安全”。真正的规则要先固定比较层与图形极性，再用实测边缘放置误差、允许失效率及刻蚀选择性求裕量。

## 8. 后段工序的材料连续性审查

| 工序 | 当前可讲清的作用 | 唯一材料链尚缺的条件 |
| --- | --- | --- |
| PB Photo/Etch | 曝光定义第二组位置，图形需转入某个实体载体 | 直接刻Si、SOC还是其他HM？PB CD在哪一面量测？ |
| blank etch停OX | 可作为无新图形定义的清除/回刻模块候选 | “blank”是否即blanket；被刻材料、保留材料与图形存储层未给出 |
| CutB Photo/Si Etch停OX | CutB有曝光，后段明确刻Si | 曝光极性及与前段45/18模块的对应关系；哪个Si仍存在 |
| OX开底 | 当OX位于硅与TiN之间时，转TiN前须在目标槽底打开 | 独立步骤，还是TiN Etch中的breakthrough子步骤 |
| TiN HM Etch停SiOC | 将可通达的开口转入TiN，SiOC为下一界面 | TiN实际CD、残膜及侧墙损耗，不能用上层CD代替 |

### 8.1 blank etch的候选不能只靠停刻层命名

若它清除的是PB光刻引入的SOC/OPL，清除前PB图形必须已被另一个仍保留的层保存；否则图形随光刻栈一起消失。这个SOC若在前面CutA模块已被清除，就必须是PB阶段重新涂覆的SOC，不能当作同一批材料重新出现。

若它刻的是a-Si，也必须检查是否仍留下供后段CutB刻蚀的硅。不能同时声称“blanket etch把同一层Si全清掉”和“下一步CutB再刻同一层Si”。若它被解释为打开OX，则又不能与“停OX”的字面含义直接等同。

因此，blank etch的三个候选不是三条任选的正式路线，而是用来核对材料守恒的条件分支。现有信息不足以给其中任何一个赋予现场确认等级。

### 8.2 CutB的曝光极性影响最终是切断还是接通

未来金属若对应下层沟槽，“Cut”通常需要让某段沟槽不被形成。若CutB直接参与硅掩膜的刻蚀，一种可能是保护Cut位置的硅、清掉周围硅，利用保留硅实现阻断；另一种可能先形成开口，再经填充或反转得到阻挡。

因此不能把“CutB有曝光”简单画成在Cut坐标向下挖孔，并断言孔就等于最终金属断口。曝光、刻蚀对象和正负图形极性必须配套。前段CutB拆板与后段Si刻蚀先保持为两个记录事件，暂不合并，也不擅自增加掩膜总数。

### 8.3 从停OX到刻TiN，中间存在开底要求

如果最小候选栈从上到下为A-Si/OX/TiN/SiOC，Si刻蚀停OX只是露出了OX，并没有露出TiN。SMIC专利对停刻层114明确说明，移除下面的硬掩膜材料前，要先移除两组沟槽底部的停刻层。它为这个开底要求提供了直接依据；具体执行可以是独立模块，也可以是复合刻蚀的前段。[^4]

反复出现的OX不一定都是同一物理层。动画应以“材料＋界面位置”识别各层，在膜栈确认前，用条件标注而非把所有OX压成一个通用底板。

## 9. 抗蚀余量与动画约束

LTO、TiO₂与Si被赋予“阻挡”角色，不意味着它们永远不被刻蚀。设目标层刻蚀深度为d，过刻比例为e，目标层对某掩膜的平均选择比为S，恒速一维近似下，该掩膜消耗可估算为 `d(1+e)/S`。实际还要考虑局部离子轰击、角部损耗、先前模块的膜损与最低剩余高度。

这个式子只能建立预算结构。本案例未给d、e、S和初始掩膜高度，因此不能宣称13.5 nm侧墙或某个LTO plug一定撑得住全套转移，也不能编出一组看似完整的设备参数。

后续2D/3D状态应遵守下列规则：

- **同一几何驱动两个视图。** 横向CD按已知数值缩放；未知膜厚标明示意，不伪造精确比例。
- **开口与实体分开。** PA槽、硅实体、spacer、LTO Cut块分别显示；不得把“20”同时标在PA空槽和PB实体上。
- **每个空腔显示刻蚀起点、被刻材料和终点。** 到OX暂停，再展示是否开底与向TiN转移。
- **用两张切片解释CutA。** x–z切片检查堵满槽宽；沿槽的y–z切片显示LTO只占一段，不把整条PA填死。
- **未知模块不播放成确认事实。** PB/blank etch后的状态只列候选与条件；PB20不能作为默认动画终帧。
- **材料需要有前置来源。** SOC涂覆、LTO余膜去除和掩膜图形存储，不能省略到产生“材料突然出现或消失”的效果。

## 10. 结论边界与最小验证信息

已经可用于教学的部分是：PA40→47→20的条件计算；共形沉积与水平清除的差别；SOC开窗/LTO填充/去碳的CutA候选；Cut居中与完整覆盖的差别；PB光刻窗口和下层转移开口的差别；以及停OX之后的开底要求。

尚不能作为现场事实发布的是：完整膜栈、每个OX的物理身份、PB为什么最终20 nm、blank etch材料、CutB曝光事件总数及其极性。最小可区分信息是这些关键状态的材料截面或逐层CD：PA Etch后、侧墙模块后、CutA/LTO去碳后、PB Etch后、blank etch后、CutB Si Etch后及TiN Etch后。无需整套机密recipe，也能用这些状态排除大量不成立的解释。

本稿将数值确认、公开模块和理论推导分开。当前网站主线采用本稿的候选重建，原公开专利版保留为历史版本；两者均不构成量产工艺窗口或DRC签核。

## 来源

[^1]: Haibo Lei、Wensheng Xu；Shanghai Huali Integrated Circuit Corporation. **Method for Manufacturing Metal Zero Layer**. US20230335447A1，2023-10-19公开。步骤21–24、Fig.3的M0C loop及Fig.4B相关说明。使用公开专利全文转载，不是二手技术评论。[原申请全文转载](https://patents.justia.com/patent/20230335447)。

[^2]: Frederic Lazzarino、Victor M. Blanco；imec. **Patterning method**. US10770295B2，2020-09-08授权公开。Fig.7侧墙50；Fig.8–10第一block；Fig.16–21第二图形与下层转移。[专利全文](https://patents.google.com/patent/US10770295B2/en)。本地保存原始HTML及提取正文可复核。

[^3]: Chi-chun Liu、Nelson Felix、Yann Mignot等；IBM. **Litho-etch-litho-etch with self-aligned blocks**. US11239077B2，2022-02-01授权公开。Fig.3附近替代实施例的OPL保护、mandrel局部刻蚀与plug；Fig.9–13后续图形与spacer回刻。[专利全文](https://patents.google.com/patent/US11239077B2/en)。只引用明确描述的模块，不将不同实施例合并。

[^4]: Jin Jisong；SMIC Shanghai/Beijing. **Semiconductor structure and method for forming same**. US10991596B2，2021-04-27授权公开。Fig.14–19的SOC保护层113、Fig.20–21及停刻层114移除说明。[专利全文](https://patents.google.com/patent/US10991596B2/en)。

[^5]: Kuan-Wei Huang、Chia-Ying Lee、Ming-Chung Liang；TSMC. **Cut first self-aligned litho-etch patterning**. US11521857B2，2022-12-06授权公开。Fig.8与Fig.17的spacer填充Cut开口，Fig.10–11及Fig.19–20的第二开口/转移。[专利全文](https://patents.google.com/patent/US11521857B2/en)。

[^6]: Roy Anunciado、Jisun Lee、Ellaheh Barzegar、Stefan van der Sanden、Guillaume Schelcher、Stijn Schoofs；ASML/imec. **Early defect detection for EUV self-aligned litho-etch litho-etch patterning with EPE**. Proc. SPIE 12292，122920J，2022-12-01；DOI 10.1117/12.2637772。重点为正文122920J-2至-3页、§2.1.1–2.1.4、Fig.1–2。[DOI](https://doi.org/10.1117/12.2637772)；[imec公开全文](https://imec-publications.be/bitstream/20.500.12860/43803/1/122920J.pdf)。该实验为P21 EUV，本文仅作机制对照。