模块依据 · 全文核对
Method for Manufacturing Metal Zero Layer
Haibo Lei、Wensheng Xu · Shanghai Huali / US20230335447A1 · 步骤21–24 / Fig.4B
SOC填槽、局部去碳、LTO填充及回刻、去除剩余SOC的直接模块依据。原文为栅间M0，移用到本例SALELE属于候选推导，不能证明整线POR。
在交互专栏中理解这套流程PAPERS & PATENTS / 文献专题 001
读原文，也辨别证据的边界。
本期聚焦 SALELE。工艺事实回到论文与专利；材料顺序不同的实现分开讨论，未取得全文的资料不用于补齐配方。
9 条来源 · 全文核对、对照资料与元数据线索分别标注
对照资料 · 全文核对
Cut first self-aligned litho-etch patterning
TSMC / US11521857B2 · 图 4–11 / acts 302–324
旧版专利动画依据，现保留为对照。图8 / 17展示spacer填充预先Cut开口；不能等同本例PA之后的CutA / LTO / SOC模块。
对照资料 · 全文核对
Early defect detection for EUV self-aligned litho-etch litho-etch patterning with EPE
Roy Anunciado 等 · imec / 10.1117/12.2637772 · §2.1.3–2.1.4 / 图 1–2
已读全文。P21 EUV 实验中，LE2 前移除大部分 a-Si，随后刻 SiN 并转 TiN。用于对照，不拼进 cut-first 动画。
对照资料 · 全文核对
Patterning method
imec / US10770295B2 · 图 7–10、16–24
TiOx等侧墙共形沉积及回刻、SOC类图形层和第二次光刻向下转移。仅提供机制，不证明本例13.5 nm或完整膜序。
对照资料 · 全文核对
Litho-etch-litho-etch with self-aligned blocks
IBM / US11239077B2 · Fig.3替代实施例、Fig.9–13
OPL保护下的mandrel局部刻蚀与玻璃类回填plug，以及spacer回刻。不同实施例不能拼成现场唯一材料链。
对照资料 · 全文核对
Semiconductor structure and method for forming same
SMIC / US10991596B2 · 图 14–22
SOC保护层113、TiOx侧墙与两组硅槽。明确说明刻下方硬掩膜前须移除槽底停刻层114；不证明本例blank etch材料或PB最终CD。
对照资料 · 全文核对
Method for processing a substrate
Tokyo Electron / US20250079174A1 · 0051、0074–0085
包含 tone inversion 和 subtractive metal etch，极性不同；不纳入当前主线。
SALELE process from theory to fabrication
Youssef Drissi 等 / 109620V · 10.1117/12.2517051
仅核实元数据，尚未取得全文。不作为具体材料、尺寸或工艺步骤的论据。
Defect characterization of EUV Self-Aligned Litho-Etch Litho-Etch (SALELE) patterning scheme for advanced nodes
Kaushik Sah 等 / 116112H · 10.1117/12.2585779
仅核实元数据，尚未取得全文。保留为后续阅读线索。